A simulator simulates and verifies inter-chip functionality in a multi-chip computer system model. The chips within the multi-chip computer system model are characterized by a combination of detailed, low-level hardware models and generalized, high-level hardware emulators. As the simulator executes, inter-chip events are generated which are caused by interactions among and between the hardware models and the hardware emulators. An event processor processes events generated by the simulator, writing events to an event log file. An inter-chip event detector processes the event log file, filtering out inter-chip events caused by the hardware emulators, logging inter-chip events caused by the hardware models. Isolating inter-chip events caused by hardware models helps verification engineers direct the limited number of simulation cycles available during multi-chip verification, thus increasing the confidence level that the multi-chip computer system design is correct.

Un simulatore simula e verifica la funzionalità fra chip in un modello del sistema di elaborazione del multi-circuito integrato. I circuiti integrati all'interno del modello del sistema di elaborazione del multi-circuito integrato sono caratterizzati tramite una combinazione dei modelli dettagliati e a basso livello dei fissaggi e degli emulatori generalizzati e ad alto livello dei fissaggi. Mentre il simulatore esegue, gli eventi fra chip sono generati cui sono causati dalle interazioni fra e fra i modelli dei fissaggi e gli emulatori dei fissaggi. Eventi di processi del processor di evento generati dal simulatore, scrivente gli eventi ad una lima di ceppo di evento. Un rivelatore fra chip di evento procede la lima di ceppo di evento, filtrante verso l'esterno gli eventi fra chip causati dagli emulatori dei fissaggi, annotanti gli eventi fra chip causati dai modelli dei fissaggi. Isolando gli eventi fra chip causati dagli assistenti tecnici di verifica di aiuti dei modelli dei fissaggi diriga il numero limitato di cicli di simulazione disponibili durante la verifica del multi-circuito integrato, così aumentando il livello di riservatezza che il disegno del sistema di elaborazione del multi-circuito integrato è corretto.