The cells of the stacked type each comprise a MOS transistor formed in an active region of a substrate of semiconductor material and a capacitor formed above the active region; each MOS transistor has a first and a second conductive region and a control electrode and each capacitor has a first and a second plate separated by a dielectric region material, for example, ferroelectric one. The first conductive region of each MOS transistor is connected to the first plate of a respective capacitor, the second conductive region of each MOS transistor is connected to a respective bit line, the control electrode of each MOS transistor is connected to a respective word line, the second plate of each capacitor is connected to a respective plate line. The plate lines run perpendicular to the bit line and parallel to the word lines. At least two cells adjacent in a parallel direction to the bit lines share the same dielectric region material. In this way, the manufacturing process is not critical and the size of the cells is minimal.

As pilhas do tipo empilhado cada uma compreendem um transistor do MOS dado forma em uma região ativa de uma carcaça do material do semicondutor e de um capacitor dado forma acima da região ativa; cada transistor do MOS tem um primeiro e uma segundo região condutora e um elétrodo do controle e cada capacitor têm uma primeira e segunda placa separada um material dieléctrico da região, para o exemplo, pelo ferroelectric. A primeira região condutora de cada transistor do MOS é conectada à primeira placa de um capacitor respectivo, a segunda região condutora de cada transistor do MOS é conectada a uma linha respectiva do bocado, o elétrodo do controle de cada transistor do MOS é conectada a uma linha respectiva da palavra, a segunda placa de cada capacitor é conectada a uma linha respectiva da placa. As linhas da placa funcionam a perpendicular à linha e à paralela do bocado às linhas da palavra. Ao menos duas pilhas adjacentes em um sentido paralelo ao bocado alinham a parte o mesmo material dieléctrico da região. Nesta maneira, o processo de manufacturing não é crítico e o tamanho das pilhas é mínimo.

 
Web www.patentalert.com

< (none)

< Method for producing meta type polyaniline

> RAM cell with column clear

> (none)

~ 00018