An integrated solid state memory device includes addressable memory locations. In use, an address port receives an address identifying at least one memory location and associated verification information (e.g., parity or error correcting information) for verifying the address. Decoding logic is responsive to a received address to decode the address and verification logic is responsive to a received address and a received verification portion to verify the received address. By providing address verification within a solid state memory device, it is possible to ensure a higher security of operation of a computer system incorporating such a memory device, as errors which might develop, for example, between a memory controller and individual memory devices can be detected. As well as being useful for normal operation, such a memory device facilitates checking of the operating limits of a system as bus speeds and memory access speeds increase. The verification logic can be configured, for example, to prevent access to or modification of the memory locations and/or in the case of a read operation, to prevent output from the device of the content of an addressed memory location where address verification is negative. An error signal could also be generated where address verification is negative. The error signal could be used simply to report a fault or to cause a retry of the addressing operation. Where the memory device includes separate memory banks, the address verification could be performed at one or more levels within the device, for example down to the memory bank level.

Μια ενσωματωμένη συσκευή στερεάς κατάστασης μνήμης περιλαμβάνει τις προσπελάσιμες θέσεις μνήμης. Σε χρήση, ένας λιμένας διευθύνσεων λαμβάνει μια διεύθυνση που προσδιορίζει τουλάχιστον μια θέση μνήμης και τις σχετικές πληροφορίες επαλήθευσης (π.χ., πληροφορίες διόρθωσης ισότητας ή λάθους) για την επαλήθευση της διεύθυνσης. Η λογική αποκωδικοποίησης ανταποκρίνεται σε μια λαμβανόμενη διεύθυνση για να αποκωδικοποιήσει τη διεύθυνση και η λογική επαλήθευσης ανταποκρίνεται σε μια λαμβανόμενη διεύθυνση και μια λαμβανόμενη μερίδα επαλήθευσης για να ελέγξει τη λαμβανόμενη διεύθυνση. Με την παροχή της επαλήθευσης διευθύνσεων μέσα σε μια συσκευή στερεάς κατάστασης μνήμης, είναι δυνατό να εξασφαλιστεί μια υψηλότερη ασφάλεια της λειτουργίας ενός συγκροτήματος ηλεκτρονικών υπολογιστών που ενσωματώνει μια τέτοια συσκευή μνήμης, ως λάθη που να αναπτυχθούν, παραδείγματος χάριν, μεταξύ ενός ελεγκτή μνήμης και οι μεμονωμένες συσκευές μνήμης μπορούν να ανιχνευθούν. Όπως και την ύπαρξη χρήσιμη για την κανονική λειτουργία, μια τέτοια συσκευή μνήμης διευκολύνει τον έλεγχο των λειτουργούντων ορίων ενός συστήματος ως ταχύτητες λεωφορείων και οι ταχύτητες πρόσβασης μνήμης αυξάνονται. Η λογική επαλήθευσης μπορεί να διαμορφωθεί, παραδείγματος χάριν, για να αποτρέψει την πρόσβαση ή την τροποποίηση των θέσεων μνήμης ή/και στην περίπτωση μιας διαβασμένης λειτουργίας, για να αποτρέψει την παραγωγή από τη συσκευή του περιεχομένου μιας εξετασμένης θέσης μνήμης όπου η επαλήθευση διευθύνσεων είναι αρνητική. Ένα σήμα λάθους θα μπορούσε επίσης να παραχθεί όπου η επαλήθευση διευθύνσεων είναι αρνητική. Το σήμα λάθους θα μπορούσε να χρησιμοποιηθεί απλά για να εκθέσει ένα ελάττωμα ή για να προκαλέσει ξαναδοκιμάστε της λειτουργίας εξέτασης. Όπου η συσκευή μνήμης περιλαμβάνει τις χωριστές τράπεζες μνήμης, η επαλήθευση διευθύνσεων θα μπορούσε να εκτελεσθεί σε ένα ή περισσότερα επίπεδα μέσα στη συσκευή, παραδείγματος χάριν κάτω στο επίπεδο τραπεζών μνήμης.