A content addressable memory device is provided which may include a novel CAM cell structure which reduces the total power dissipated by the CAM and improves the match time for the CAM. The novel CAM cell structure may include a CMOS implemented compare cell and a wide AND gate which combines the match decisions for each CAM cell into a match decision. The CAM cell structure may be implemented in a variety of different CAM devices, including dual port CAM devices, CAM devices with individual bit masking, event co-processors and database co-processors.

On fournit un dispositif de mémoire d'adressage par le contenu qui peut inclure une structure de cellules de CAME de roman qui réduit toute la puissance absorbée par la CAME et améliore le moment d'allumette pour la CAME. La structure de cellules de CAME de roman peut inclure un CMOS mis en application comparent la cellule et un large ET une porte qui combine les décisions d'allumette pour chaque cellule de CAME dans une décision d'allumette. La structure de cellules de CAME peut être mise en application dans une variété de différents dispositifs de CAME, y compris des dispositifs de CAME de double accès, des dispositifs de CAME avec masquer individuel de peu, des Co-processeurs d'événement et des Co-processeurs de base de données.