A method of and system for inserting test points within an integrated circuit design. According to the present invention, test points are inserted early in the electronic design process and prior to logic synthesis such that the problem of design constraint violation can be avoided. One embodiment of the present invention includes the computer implemented steps of receiving an unmapped netlist of an integrated circuit design, and receiving from an external source, data that indicates the location and the desired functionality of the test point to be inserted. Thereafter, the present invention inserts a generic test point circuit at the indicated location and generates a modified unmapped netlist. Subsequently, the present invention performs a logic synthesis process on the modified unmapped netlist where the generic test point circuit is degenerated into an actual test point circuit for performing the desired functionality. The actual test point circuit may also be merged with other circuitries of the integrated circuit to produce a more efficient design.

Метод и система для вводить тестовые точки в пределах конструкции интегрированной цепи. Согласно присытствыющему вымыслу, тестовые точки введены в самом начале электронный процесс конструкции и до синтеза логики такие что проблемы нарушения ограничению по конструкции можно избежать. Одно воплощение присытствыющего вымысла вклюает шаги снабженные компьютером получать unmapped netlist конструкции интегрированной цепи, и получать от внешнего источника, данных на которые показано положение и заданную функциональность тестовой точки, котор нужно ввести. В дальнейшем, присытствыющий вымысел вводит родовую цепь тестовой точки на показанное положение и производит доработанное unmapped netlist. Затем, присытствыющий вымысел выполняет процесс синтеза логики на доработанное unmapped netlist где родовая цепь тестовой точки вырожена в фактическую цепь тестовой точки для выполнять заданную функциональность. Фактическая цепь тестовой точки может также быть слита с другими сетями интегрированной цепи для того чтобы произвести более эффективную конструкцию.

 
Web www.patentalert.com

< (none)

< Scanning optical detection system

> Designing integrated circuit gate arrays using programmable logic device bitstreams

> (none)

~ 00019