A Fast Hadamard Transform apparatus having a plurality of transform stages, such as would be employed by a wireless telecommunication system for detecting and correcting errors that occur during the transmission of coded signal blocks, such as a Walsh codeword. Each stage of the apparatus comprises an adder and a subtractor, each having an output terminal. The adder and the subtractor are configured to receive signal pairs and generate intermediate coefficients. A first memory unit is coupled to the output terminal of the adder and to the output terminal of the subtractor, and is configured to receive a first specifiable sequence of the intermediate coefficients from the adder and a second specifiable sequence of the intermediate coefficients from the subtractor. A second memory unit is coupled to the output terminal of the subtractor so as to receive a third specifiable sequence of the intermediate coefficients from the subtractor. The first memory unit and the adder provide concurrently a plurality of intermediate coefficient signal pairs to a subsequent transform stage, and the first and second memory units provide concurrently a plurality of other intermediate coefficient signal pairs to the subsequent transform stage.

Un Hadamard rápido transforma el aparato que tiene una pluralidad de transforma etapas, por ejemplo sea empleado por un sistema sin hilos de la telecomunicación para detectar y corregir los errores que ocurren durante la transmisión de los bloques cifrados de la señal, tales como un codeword de Walsh. Cada etapa del aparato abarca una serpiente y un subtractor, cada uno que tiene un terminal de salida. La serpiente y el subtractor se configuran para recibir pares de la señal y para generar coeficientes intermedios. Una primera unidad de la memoria se junta al terminal de salida de la serpiente y al terminal de salida del subtractor, y se configura para recibir una primera secuencia specifiable de los coeficientes intermedios de la serpiente y una segunda secuencia specifiable de los coeficientes intermedios del subtractor. Una segunda unidad de la memoria se junta al terminal de salida del subtractor para recibir una tercera secuencia specifiable de los coeficientes intermedios del subtractor. La primera unidad de la memoria y la serpiente proporcionan una pluralidad de pares intermedios de la señal del coeficiente a un subsecuente transforman concurrentemente la etapa, y las primeras y segundas unidades de la memoria proporcionan una pluralidad de otros pares intermedios de la señal del coeficiente al subsecuente transforman concurrentemente la etapa.