Signal C=[C.sub.n-1, C.sub.n-2, . . . , C.sub.1, C.sub.0 ] generated by a ring counter 1 is converted at a logic circuit 2 to a triangle pulse signal Q in which the carrier frequency of the PWM signal is equal to the frequency of the signal C raised to power of 2. The signal Q is input to the B input of a magnitude comparator 3. On the other hand, the modulation data D held by a data holding circuit 4 is compared with the converted signal Q in the magnitude comparator 3, and when the data D is greater than the signal Q, a PWM signal is obtained from the comparison result A>B. This PWM signal has no phase change and high resolution and is a low pulsating component. The resolution of the PWM signal per cycle of the ring counter 1 is held at n bits, and the carrier frequency is equal to the ring counter frequency raised to mth power of 2.

Sinal C=[C.sub.n-1, C.sub.n-2. . . , C.sub.1, C.sub.0 ] gerados por um contador de anel 1 são convertidos em um circuito de lógica 2 a um sinal de pulso Q do triângulo em que a freqüência de portador do sinal de PWM é igual à freqüência do sinal C levantado para um poder de 2. O sinal Q input à entrada de B de um comparador 3 do valor. Na outra mão, os dados D da modulação prendidos por uns dados que prendem o circuito 4 são comparados com o sinal convertido Q no comparador 3 do valor, e quando os dados D são mais grandes do que o sinal Q, um sinal de PWM são obtidos do resultado A B da comparação. Este sinal de PWM não tem nenhumas mudança e resoluçã0 da fase e é um componente pulsando baixo. A definição do sinal de PWM por o ciclo do contador de anel 1 é prendida em bocados de n, e a freqüência de portador é igual à freqüência do contador de anel levantada para um poder do mth de 2.

 
Web www.patentalert.com

< (none)

< Pattern reading apparatus

> Electric double layer capacitor

> (none)

~ 00019