In one embodiment of the invention, conductive support structures (112) are formed within an interlevel dielectric layer. The conductive support structures (112) lie within the bond pad region (111) of the integrated circuit and provide support to portions of the interlevel dielectric layer that have a low Young's modulus. The conductive support structures (112) are formed using the same processes that are used to form metal interconnects in the device region (109) of the integrated circuit, but they are not electrically coupled to semiconductor devices that lie within the device region (109). Conductive support structures (114) are also formed within the scribe line region (104) to provide support to the interlevel dielectric layer in this region of the integrated circuit.

Dans un mode de réalisation de l'invention, les structures de soutènement conductrices (112) sont formées dans une couche de diélectrique d'interlevel. Les structures de soutènement conductrices (112) se trouvent en dessous de la région de garniture d'obligation (111) du circuit intégré et fournissent l'appui aux parties de la couche diélectrique d'interlevel qui ont un bas module de Young. Les structures de soutènement conductrices (112) sont formées en utilisant les mêmes processus qui sont employés pour former métal relie ensemble dans la région de dispositif (109) du circuit intégré, mais elles ne sont pas électriquement couplées aux dispositifs de semi-conducteur qui se trouvent en dessous de la région de dispositif (109). Les structures de soutènement conductrices (114) sont également formées dans la ligne de pointe à tracer la région (104) pour fournir l'appui à la couche diélectrique d'interlevel dans cette région du circuit intégré.