A nonvolatile ferroelectric memory device with a column redundancy circuit and method for relieving a failed address thereof has a reduced size and increased speed of operations. The nonvolatile ferroelectric memory device with a column redundancy circuit and method uses one amplifier for each of main or redundant data reading and writing operations. The nonvolatile ferroelectric memory device with a column redundancy circuit can include a main cell array block and column reference cell array block having cell arrays with split wordlines and bitlines perpendicular to the wordlines. A redundancy cell array block has the same configuration as the main cell array block. First, second and third sensing amplifiers of a main amplifier amplify bitline signals of the main cell array block at three stages using a first common data bus both for data reading and writing operations. First, second and third redundancy sensing amplifiers amplify bitline signals of the redundancy cell array block at three stages using a second common data bus for both data reading and writing operations. A column redundancy driving circuit relieves the failed column address of the main cell array block by substituting the failed column for a column of the redundancy cell array block when a failure of the column address of the main cell array occurs. An input/output buffer transmits the relieved column data to an input/output pad.

Un dispositivo di memoria ferroelectric non volatile con un circuito e un metodo di sovrabbondanza della colonna per l'alleviamento dell'indirizzo guastato di ciò ha un formato ridotto ed ha aumentato la velocità dei funzionamenti. Il dispositivo di memoria ferroelectric non volatile con un circuito e un metodo di sovrabbondanza della colonna utilizza un amplificatore per ciascuno dei funzionamenti principali o ridondanti della lettura e di scrittura di dati. Il dispositivo di memoria ferroelectric non volatile con un circuito di sovrabbondanza della colonna può includere un blocchetto di allineamento delle cellule principali ed il blocchetto di allineamento delle cellule di riferimento della colonna che hanno gli allineamenti delle cellule con i wordlines spaccati e bitlines perpendicolari ai wordlines. Un blocchetto di allineamento delle cellule di sovrabbondanza ha la stessa configurazione del blocchetto di allineamento delle cellule principali. In primo luogo, i secondi e terzi amplificatori di rilevamento di un amplificatore principale amplificano i segnali di bitline del blocchetto di allineamento delle cellule principali in tre fasi per mezzo di un primo canale omnibus di dati comune sia per i funzionamenti della lettura che di scrittura di dati. In primo luogo, la seconda e terza sovrabbondanza che percepisce gli amplificatori amplifica i segnali di bitline del blocchetto di allineamento delle cellule di sovrabbondanza in tre fasi per mezzo di un secondo canale omnibus di dati comune per sia i funzionamenti della lettura che di scrittura di dati. Un circuito di azionamento di sovrabbondanza della colonna allevia l'indirizzo di colonna guastato del blocchetto di allineamento delle cellule principali sostituendo la colonna guastata per una colonna del blocchetto di allineamento delle cellule di sovrabbondanza quando un guasto dell'indirizzo di colonna dell'allineamento delle cellule principali accade. Un amplificatore dell'ingreso/uscita trasmette i dati alleviati della colonna ad un rilievo dell'ingreso/uscita.