A semiconductor memory device comprises a plurality of memory cells each having a source terminal and a drain terminal and a ferroelectric capacitor having a first terminal connected to the source terminal, wherein the plurality of memory cells are connected in series, and one or more selected transistors connected to at least one terminal of the series connected memory cells to constitute a memory cell block, the memory cell block having one terminal connected to a bitline and another terminal connected to a plate electrode, and wherein two memory cell blocks, which are respectively connected to two bit lines forming a bit line pair and also connected to the same word line, are respectively connected to a first plate electrode and a second plate electrode.

Un dispositivo de memoria de semiconductor abarca una pluralidad de las células de memoria cada uno que tiene un terminal de origen y un terminal del dren y un condensador ferroelectric que tienen un primer terminal conectado con el terminal de origen, en donde la pluralidad de células de memoria está conectada en serie, y unos o más transistores seleccionados conectados con por lo menos un terminal de las células de memoria conectadas serie para constituir un bloque de la célula de memoria, el bloque de la célula de memoria que tiene un terminal conectado con un bitline y otro terminal conectado con un electrodo de la placa, y en donde dos bloques de la célula de memoria, que están conectados respectivamente con dos líneas del pedacito que forman una línea par del pedacito y también conectados con la misma línea de la palabra, están respectivamente conectado con un primer electrodo de la placa y un segundo electrodo de la placa.