A maximum flight time measuring circuit constituted by a first delay circuit for delaying a system clock and controlling its delay time in accordance with a strobe clock from DIMMs and a delayline register circuit for storing a delayed state in the delay circuit, and a second delay circuit are provided. Contents of the delayline register circuit are input to the second delay circuit, which is controlled to generate the same delay as that of the first delay circuit. The output of the second delay circuit is supplied as a data fetch signal to a control buffer for receiving read data DQ from the DIMMs.

Un circuito que mide máximo del tiempo de vuelo constituido por un primer retrasa el circuito para delaying un reloj del sistema y el controlar su retrasa tiempo de acuerdo con un reloj del estroboscópico de DIMMs y un circuito del registro del delayline para almacenar un estado retrasado en retrasa el circuito, y se proporciona un segundo retrasa el circuito. El contenido del circuito del registro del delayline se entra al segundo retrasa el circuito, que se controla para generar el mismo retrasa como el del primer retrasa el circuito. La salida del segunda retrasa el circuito se provee mientras que los datos traen la señal a un almacenador intermediario del control para recibir los datos leídos DQ del DIMMs.