Optimal layout of logic elements of semiconductor integrated circuits is achieved in conformity with the intention of the logic designer in a short period of time in an interactive mode. When logic blocks are to be laid out on a display screen, a logic block file consisting at least of logic block names, logic block sizes, and information on connection relationships with other logic blocks is used, and logic blocks essential for the designer's intention are laid out in random positions on a display screen, and then the connection relationships among the logic blocks are displayed according to the logic block file. In this procedure, whether the layout is appropriate or not is made readily recognizable by a table of relationships among the logic blocks.

Optimaler Plan der Logikelemente der Halbleiterintegrierter Schaltungen wird in Übereinstimmung mit der Absicht des Logikentwerfers in einem kurzen Zeitabschnitt in einem Dialogbetrieb erzielt. Wenn Logikblöcke auf einem Anzeigeschirm, einer Logikblockakte, die mindestens aus Logikspeicherbereichsnamen bestehen, Logikblockgrößen und Informationen über Anschluß-Verhältnisse zu anderen Logikblöcken ausgebritten werden sollen, wird verwendet, und die Logikblöcke, die für die Absicht des Entwerfers wesentlich sind, werden in den gelegentlichen Positionen auf einem Anzeigeschirm ausgebritten, und dann werden die Anschluß-Verhältnisse unter den Logikblöcken entsprechend der Logikblockakte angezeigt. In diesem Verfahren ob der Plan oder nicht angebracht ist, bereitwillig erkennbar durch eine Tabelle von Verhältnissen unter den Logikblöcken gebildet wird.