In order to precisely measure the speed of memory unit, the memory unit stores at least one bit data at a predetermined bit position at each memory word such that the logical value of the one bit data changes alternately in order of memory address. An address increment circuit, which is provided in a module including the memory unit, successively generates memory addresses which are applied to the memory. The address increment circuit increments a memory address in response to the output of the memory. The memory speed between two consecutive memory outputs is detected by measuring a pulse width of a pulse signal outputted from the memory unit. Thus, a relatively large delay otherwise caused at a buffer amplifier can effectively be compensated.

Om de snelheid van geheugeneenheid precies te meten, slaat de geheugeneenheid minstens op beet gegevens bij een vooraf bepaalde beetjepositie bij elk geheugenwoord dusdanig dat de logische waarde van afwisselend gegevensveranderingen in volgorde van geheugenadres beet. Een kring van de adrestoename, die in een module met inbegrip van de geheugeneenheid wordt verstrekt, produceert opeenvolgend geheugenadressen die worden toegepast op het geheugen. De de kringstoename van de adrestoename een geheugenadres in antwoord op de output van het geheugen. De geheugensnelheid tussen twee opeenvolgende geheugenoutput wordt ontdekt door een impulsbreedte van een impulssignaal te meten outputted van de geheugeneenheid. Aldus, kan wordt veroorzaakt een vrij grote vertraging die anders bij een bufferversterker effectief worden gecompenseerd.