A semiconductor device capable of executing size comparison operations on a plurality of data at high speed and in real time and using simple circuitry. An inverter circuit group is used containing a plurality of inverter circuits constructed using neuron MOS transistors. Predetermined signal voltages are applied from the exterior to the first input gates of the inverter circuits, and the output signals of all inverters contained in the inverter circuit group are inputted into a first logical arithmetic circuit and a second logical arithmetic circuit, and the output signal of the first logical arithmetic circuit is inputted into a third logical arithmetic circuit controlled by the output signal of the second logical arithmetic circuit, and the output of the third logical arithmetic circuit is fed back to the second input gates of the inverter circuits contained in the inverter circuit group. Bye use of the output signals of the inverter circuit groups, the position having the maximum voltage among the signal voltages inputted into the inverter circuit groups is specified.

Un dispositif de semi-conducteur capable d'exécuter des opérations de comparaison de taille sur une pluralité de données à à grande vitesse et en temps réel et d'à l'aide des circuits simples. Un groupe de circuit d'inverseur est employé contenant une pluralité d'inverseur circuite construit à l'aide des transistors de MOS de neurone. Des tensions prédéterminées de signal sont appliquées à partir de l'extérieur aux premières portes d'entrée des circuits d'inverseur, et les signaux de sortie de tous les inverseurs contenus dans le groupe de circuit d'inverseur sont entrés dans un premier circuit arithmétique logique et un deuxième circuit arithmétique logique, et le signal de sortie du premier circuit arithmétique logique est entré dans un troisième circuit arithmétique logique commandé par le signal de sortie du deuxième circuit arithmétique logique, et le rendement du troisième circuit arithmétique logique est rétroagi aux deuxièmes portes d'entrée des circuits d'inverseur contenus dans le groupe de circuit d'inverseur. L'utilisation secondaire des signaux de sortie des groupes de circuit d'inverseur, la position ayant la tension maximum parmi les tensions de signal entrées dans les groupes de circuit d'inverseur est indiquée.