A memory system for use in a high-speed computer system, such as a super computer, has synchronous-type storage elements organized in groups for storing data. A storage control section has a clock generator circuit that generates parallel transfer clock signals that compensate for overall transfer delay when data is transferred to the storage elements. Each of the storage elements groups has a phase-locked locked loop circuit that outputs timing signals for accepting data, including address and control signals, etc., at the storage elements. Data is read out from the storage elements to a return data holding circuit of the storage control section using return parallel transfer clock signals, which are controlled by a control section phase-locked loop circuit that receives as an input a timing output of the phase-locked loop circuit of one of the storage element groups. A clock distribution circuit controls the supply of clock signals to a flip-flop group in the return data holding circuit. A timing signal supplied to one of the flip-flop circuits is returned to the storage control phase-locked loop circuit for controlling the timing of the acceptance of the transferred data in the flip-flop group of the return data holding circuit.

Un sistema de la memoria para el uso en un sistema informático de alta velocidad, tal como una computadora estupenda, tiene si'ncrono-tipo elementos del almacenaje organizados en los grupos para almacenar datos. Una sección de control de almacenaje tiene un circuito del generador de reloj que genere las señales paralelas del reloj de la transferencia que compensan para la transferencia total retrasan cuando los datos se transfieren a los elementos del almacenaje. Cada uno de los grupos de los elementos del almacenaje tiene un circuito bloqueado fase-bloqueado del lazo que haga salir las señales que miden el tiempo para aceptar datos, incluyendo la dirección y las señales de control, etc., en los elementos del almacenaje. Los datos se leen hacia fuera en los elementos del almacenaje a datos de vuelta que llevan a cabo el circuito de la sección de control de almacenaje usando las señales paralelas de vuelta del reloj de la transferencia, que son controladas por un circuito fase-bloqueado del lazo de la sección de control que reciba como entrada que una salida de la sincronización del circuito fase-bloqueado del lazo de uno del elemento del almacenaje agrupa. Un circuito de la distribución de reloj controla la fuente de señales del reloj a un grupo del flip-flop en los datos de vuelta que llevan a cabo el circuito. Una señal que mide el tiempo provista a uno de los circuitos de flip-flop se vuelve al circuito fase-bloqueado del lazo del control de almacenaje para controlar la sincronización de la aceptación de los datos transferidos en el grupo del flip-flop de los datos de vuelta que llevan a cabo el circuito.