A multiprocessor computer system including a set of processors connected to a memory subsystem via a local interconnect. The memory subsystem includes a load miss block suitable for queuing a first processor load operation that misses in an L1 cache of the first processor and a store miss block suitable for queuing store type operations. The subsystem further includes an arbiter suitable for receiving queued operations from the load and store miss blocks. The arbiter is further configured for selecting one of the received operations and initiating the selected operation. The subsystem further includes means for snooping the address associated with the first processor load operation when the first processor load operation is selected and initiated by the arbiter. The subsystem further includes a snoop control block adapted to receive a snoop response from a second processor associated with the memory subsystem. The snoop control block is further adapted to queue a store type operation in the store miss block if the snoop response from the second processor is modified. The subsystem is configured to link the store type operation with the first load operation when the store type operation is initiated. When the linked operations complete (together), the data associated with the store type operation, which is preferably written to an L2 or lower level cache, will also satisfy the first load operation. The local interconnect is preferably comprised of a unidirectional bus.

Система компьютера мультипроцессора включая комплект обработчиков подключила к подсистеме памяти через местный interconnect. Подсистема памяти вклюает блок несоосности нагрузки целесообразный для queuing первая деятельность нагрузки обработчика несоосность в тайнике L1 первого обработчика и блок несоосности магазина целесообразный для queuing магазина печатают на машинке деятельностям. Подсистема более дальнейшая вклюает арбитра целесообразного для получать queued деятельности от блоков нагрузки и несоосности магазина. Арбитр более добавочно установлен для выбирать одну из полученных деятельностей и начинать выбранную деятельность. Подсистема более дальнейшая вклюает середины для snooping адрес связанный с первой деятельностью нагрузки обработчика когда первая деятельность нагрузки обработчика выбрана и проведена арбитром. Подсистема более дальнейшая вклюает блок управлением snoop приспособленный для того чтобы получить реакцию snoop от второго обработчика связанного с подсистемой памяти. Блок управлением snoop более добавочно приспособлен для того чтобы queue деятельность типа магазина в блоке несоосности магазина если доработана реакция snoop от второго обработчика. Подсистема установлена для того чтобы соединить деятельность типа магазина с первой деятельностью нагрузки когда деятельность типа магазина проведена. Когда соединенные деятельности завершьют (совместно), данные связали с деятельностью типа магазина, которая предпочтительн написана к L2 или lower level тайнику, также будут удовлетворять первая деятельность нагрузки. Местный interconnect предпочтительн состоится из однонаправленной шины.