A method, and associated apparatus, for eliminating pulse width variations in digital delay lines. The method includes partitioning the delay line into two substantially identical blocks of delay inverters and inserting a first inverter between the two blocks and a second substantially identical inverter at the output of the second block. The requirement for matching device characteristics at the individual delay inverter level is eliminated, and the parasitic loading of the inverter between the blocks and the inverter on the output of the second block is the same. Since the rising edge input to the first block becomes a falling edge input to the second block as it propagates through the delay line, the rising and falling input edges will encounter an identical set of transitions as they propagate through the two blocks.

Un método, y el aparato asociado, para eliminar variaciones de la anchura del pulso en digital retrasa líneas. El método incluye repartir retrasa la línea en dos bloques substancialmente idénticos de retrasa los inversores y la inserción de un primer inversor entre los dos bloques y un inversor substancialmente idéntico del segundo en la salida del segundo bloque. El requisito para emparejar características del dispositivo en el individual retrasa el nivel del inversor se elimina, y el cargamento parásito del inversor entre los bloques y el inversor en la salida del segundo bloque es igual. Puesto que la entrada del borde de levantamiento al primer bloque se convierte en una entrada del borde que cae al segundo bloque como propaga con retrasa la línea, el levantamiento y los bordes de la entrada que caen encontrarán un sistema idéntico de transiciones como propagan a través de los dos bloques.