An automatic clock phase adjusting device is employed principally in a
picture display to adjust automatically the phase of a clock signal given
to an A/D converter which converts an analog image signal into a
corresponding digital image signal. The automatic clock phase adjusting
device comprises a delay circuit that delays the phase of the clock
signal; an image level detecting circuit that detects the image level of a
horizontal image starting portion of the digital image signal and the
image level of an image terminating portion of the digital image signal;
and a control circuit that controls a delay by which the delay circuit
delays the clock signal on the basis of the output signal of the image
level detecting circuit. The control circuit controls the phase delay by
which the delay circuit delays the clock signal, combines the image level
of the horizontal image starting portion of the digital image signal, and
the image level of the horizontal image terminating portion of the digital
image signal to obtain a combined image level on the basis of the output
signal of the image level detecting circuit, and selects an optimum phase
of the clock signal in which the combined image level is maximum to
determine the phase delay.
Un dispositivo de ajuste automático de la fase del reloj se emplea principalmente en una exhibición del cuadro para ajustar automáticamente la fase de una señal del reloj dada a un convertidor DE ANALÓGICO A DIGITAL que convierta una señal análoga de la imagen en una señal correspondiente de la imagen digital. El dispositivo de ajuste automático de la fase del reloj abarca retrasa el circuito que retrasa la fase de la señal del reloj; un circuito de detección llano de la imagen que detecta el nivel de la imagen de una imagen horizontal que comienza la porción de la señal de la imagen digital y el nivel de la imagen de una imagen que termina la porción de la señal de la imagen digital; y un circuito de control que controla retrasa por cuál retrasa el circuito retrasa la señal del reloj en base de la señal de salida del circuito de detección llano de la imagen. El circuito de control controla la fase retrasa por cuál el circuito retrasa la señal del reloj, combina el nivel de la imagen de la imagen horizontal retrasa comenzar la porción de la señal de la imagen digital, y el nivel de la imagen de la imagen horizontal que termina la porción de la señal de la imagen digital de obtener un nivel combinado de la imagen en base de la señal de salida del circuito de detección llano de la imagen, y selecciona una fase óptima de la señal del reloj en la cual el nivel combinado de la imagen es máximo determinar la fase retrasa.
