Switch MOSFETs are interposed between a sense amplifier disposed in a dynamic RAM and complementary bit lines. After signal voltages are read out by selecting operations of word lines from a plurality of dynamic memory cells selected, to the plurality of pairs of complementary bit lines in accordance with individual storage informations, the switch control signal of the switch MOSFETs is changed from a select level to a predetermined intermediate level. This turns on the switch MOSFETs thereby setting sense nodes to one level in accordance with the amplifying operations of the sense amplifier. An amplification signal generated by the amplifying operation is transmitted through the column select circuit to input/output lines in response to the column select signal, and the switch control signal is returned to the select level in response to the selecting operation of the column select circuit.

Des transistors MOSFET de commutateur sont interposés entre un amplificateur de sens disposé dans une RAM dynamique et les lignes complémentaires de peu. Après que des tensions de signal soient données lecture en choisissant des opérations de mot raye d'une pluralité de cellules de mémoire dynamiques choisies, à la pluralité de paires de peu complémentaire raye selon les différentes informations de stockage, le signal de commande de commutateur des transistors MOSFET de commutateur soit changées d'un niveau choisi en niveau intermédiaire prédéterminé. Ceci met en marche les transistors MOSFET de commutateur plaçant de ce fait des noeuds de sens à un niveau selon les fonctionnements d'amplification de l'amplificateur de sens. Un signal d'amplification produit par l'opération d'amplification est transmis par le circuit choisi de colonne aux lignes d'entrée-sortie en réponse au signal choisi de colonne, et le signal de commande de commutateur est retourné au niveau choisi en réponse au fonctionnement de choix du circuit choisi de colonne.

 
Web www.patentalert.com

< (none)

< Semiconductor memory device allowing effective detection of leak failure

> Semiconductor memory circuit including a data output circuit

> (none)

~ 00025