A device and method for sensing the status of a non-volatile magnetic
latch. A cross-coupled inverter pair latch cell is employed for the data
sensing. During the `Sense` cycles, the inputs to the latch cell are from
spin dependent tunneling effect devices, each located in its respective
inverter pair. The SDT magneto-resistive storage devices have
complimentary resistance states written into them. A switch, connected to
the inverter pairs, is used to reset and initiate a regenerative sequence.
Whenever the switch is turned on (reset) and off (regenerate), the latch
cell will sense a potential imbalance generated by the magneto-resistive
storage devices with complimentary resistance. During regeneration, the
imbalance will be amplified and eventually the inverter pairs will reach a
logic high or logic low state. The latch can be used as a memory circuit,
however, upon loss of power the memory is retained. The state of the
circuit is retained inside of SDT components. On-chip current lines are
used to control the states of the components.
Un dispositivo y un método para detectar el estado de un cierre magnético permanente. Una célula interconectada del cierre del par del inversor se emplea para la detección de los datos. Durante los ciclos de Sense` del `, las entradas a la célula del cierre son de los dispositivos dependientes del efecto el hacer un túnel de la vuelta, cada uno situado en su par respectivo del inversor. Los dispositivos de almacenaje magnetoresistentes de SDT tienen estados elogiosos de la resistencia escritos en ellos. Un interruptor, conectado con los pares del inversor, se utiliza para reajustar y para iniciar una secuencia regeneradora. Siempre que el interruptor se dé vuelta en (reajuste) y apagado (regenerado), la célula del cierre detectará un desequilibrio potencial generado por los dispositivos de almacenaje magnetoresistentes con resistencia elogiosa. Durante la regeneración, el desequilibrio será amplificado y los pares del inversor alcanzarán eventual un estado bajo del colmo de la lógica o de la lógica. El cierre se puede utilizar como circuito de memoria, sin embargo, sobre la pérdida de energía se conserva la memoria. El estado del circuito se conserva dentro de componentes de SDT. las líneas actuales de la En-viruta se utilizan para controlar los estados de los componentes.
