A practical approach for synthesis for million gate ASICs is based on the use of synthesis shells. The synthesis shell is generated by beginning with a gate level description of a fully characterized and optimized block. This gate level description is reduced by removing internal gates to produce a synthesis shell of the synthesized block. The synthesis shell preserves input load and fanout for the block, output delay relative to clock for the block, setup/hold constraints on input signals relative to the clock for the block, and delay from input to output for pass through signals for the block. Such a synthesis shell can be used as a substitute for original design netlists and can be used for hierarchical synthesis in a customer's design environment, or as a deliverable from a provider of ASIC services in order to protect the intellectual property of such a provider. Since all the information that is needed by a synthesizer is available in the synthesis shell in netlist form, the shell is extremely accurate. The synthesis shell as mentioned above comprises a gate level description which is a subset of the synthesized block. This description is reduced by deleting elements of the gate level description according to a set of pre-specified criteria.

Een praktische benadering voor synthese voor miljoen poort ASICs is gebaseerd op het gebruik van syntheseshells. Syntheseshell wordt geproduceerd door met een beschrijving van het poortniveau van een volledig gekenmerkt en geoptimaliseerd blok te beginnen. Deze beschrijving van het poortniveau wordt verminderd door interne poorten te verwijderen om syntheseshell van het samengestelde blok te veroorzaken. Syntheseshell bewaart inputlading en fanout voor het blok, outputvertraging met betrekking tot klok voor het blok, opstelling/greepbeperkingen op inputsignalen met betrekking tot de klok voor het blok, en vertraging van input aan output voor pas door signalen voor het blok. Dergelijke syntheseshell kan als substituut voor originele ontwerpnetlists worden gebruikt en kan voor hiërarchische synthese in het het ontwerpmilieu van een klant, of als onmiddellijk leverbaar van een leverancier van de diensten worden gebruikt ASIC om het intellectuele eigendom van een dergelijke leverancier te beschermen. Aangezien al informatie die door een synthesizer wordt vereist in syntheseshell in netlistvorm beschikbaar is, is shell uiterst nauwkeurig. Syntheseshell zoals hierboven vermeld bestaat uit een beschrijving van het poortniveau die een ondergroep van het samengestelde blok is. Deze beschrijving wordt verminderd door elementen van de beschrijving van het poortniveau volgens een reeks pre-gespecificeerde criteria te schrappen.