A code error correcting apparatus, which can be used in a CD digital audio system, reads data stored on a disc, performs error correction, and transfers the error corrected data to another device, such as a computer, at an increased playback speed. The apparatus includes a digital processor which receives and processes (EFM demodulation) the data read from the disc, and a latch circuit connected to the processor for receiving the processed data. A memory is connected to the latch circuit by way of an input interface circuit, for storing the latched data. An error correction circuit connected to the memory reads the stored data, performs error correction on the data, and stores the error corrected data back in the memory. An output interface circuit is connected to the memory and provides an interface to the memory for external devices. The digital processor, the latch circuit, the input interface and the error correction circuit are all formed on a single substrate.

Um erro do código que corrige o instrumento, que pode ser usado em um sistema audio digital do CD, lê os dados armazenados em um disco, executa a correção de erro, e transfere os dados corrigidos erro a um outro dispositivo, tal como um computador, em uma velocidade aumentada do playback. O instrumento inclui um processador digital que receba e processe (demodulação de EFM) os dados lidos do disco, e um circuito da trava conectado ao processador para receber os dados processados. Uma memória é conectada ao circuito da trava por um circuito de relação da entrada, para armazenar os dados trancados. Um circuito de correção de erro conectado à memória lê os dados armazenados, executa a correção de erro nos dados, e armazena os dados corrigidos erro para trás na memória. Um circuito de relação da saída é conectado à memória e fornece uma relação à memória para dispositivos externos. Todos o processador digital, o circuito da trava, a relação da entrada e o circuito de correção de erro são dados forma em uma única carcaça.

 
Web www.patentalert.com

< (none)

< Method for testing bus connections of writable and readable integrated electronic circuits, in particular memory components

> System and method for testing high speed VLSI devices using slower testers

> (none)

~ 00026