A method of avoiding deadlocks in cache coherency protocol for a multi-processor computer system, by loading a memory value into a plurality of cache blocks, assigning a first coherency state having a higher collision priority to only one of the cache blocks, and assigning one or more additional coherency states having lower collision priorities to all of the remaining cache blocks. Different system bus codes can be used to indicate the priority of conflicting requests (e.g., DClaim operations) to modify the memory value. The invention also allows folding or elimination of redundant DClaim operations, and can be applied in a global versus local manner within a multi-processor computer system having processing units grouped into at least two clusters.

Une méthode d'éviter aboutit à une impasse dans le protocole de concordance de cachette pour un système informatique de multiprocesseur, en chargeant une valeur de mémoire dans une pluralité de blocs de cachette, assignant un premier état de concordance ayant une priorité plus élevée de collision seulement à une des blocs de cachette, et assignant un ou plusieurs états additionnels de concordance ayant des priorités inférieures de collision à tous les blocs restants de cachette. Différents codes d'autobus de système peuvent être employés pour indiquer la priorité des demandes contradictoires (par exemple, opérations de DClaim) de modifier la valeur de mémoire. L'invention laisse également se plier ou élimination des opérations superflues de DClaim, et peut être appliquée dans un global contre la façon locale dans un système informatique de multiprocesseur ayant des unités de traitement groupées dans au moins deux faisceaux.