Leakage power consumption may be reduced in computers and other devices by providing a state where clocks are off and a low supply voltage is provided to the processor. This voltage may be sufficiently low to prevent adverse consequences while dramatically reducing leakage current. In addition, caches may be flushed to reduce the soft error rate.

La puissance d'énergie de fuite peut être réduite dans les ordinateurs et d'autres dispositifs en fournissant un état où les horloges sont éteintes et une basse tension d'alimentation est fournie au processeur. Cette tension peut être suffisamment basse pour empêcher des conséquences défavorables tout en nettement réduisant le courant de fuite. En outre, des cachettes peuvent être rincées pour réduire le taux d'erreur mineure.