According to one embodiment, a computer system comprises a central processing unit (CPU), a memory control hub (MCH) coupled to the CPU, a point to point interface coupled to the MCH; and an input/output control hub (ICH) coupled to the point to point interface. The MCH delays arbitration of a request to access the point to point interface until the access request is received at the ICH, and ICH delays arbitration of a request to access the point to point interface until the access request is received at the MCH.

Secondo un incorporamento, un sistema di elaborazione contiene un'unità centrale di elaboratore (CPU), un mozzo di controllo di memoria (MCH) accoppiato al CPU, un punto per indicare l'interfaccia coppia al MCH; e un mozzo di controllo dell'ingreso/uscita (ICH) accoppiato al punto per indicare interfaccia. Il MCH fa ritardare l'arbitrato di una richiesta di accedere al punto all'interfaccia del punto fino a ricevere la richiesta di accesso al ICH ed ICH fa ritardare l'arbitrato di una richiesta di accedere al punto all'interfaccia del punto fino a ricevere la richiesta di accesso al MCH.