A semiconductor memory, in particular a ferroelectric semiconductor memory, has a differential write/read amplifier which is connected, via transfer transistors, to a bit line pair. The bit line pair includes a bit line and a corresponding reference bit line. The differential write/read amplifier is for reading data from and writing data to the memory capacitor (MC). In order to improve the accuracy of the bit line reference voltage, a main reference bit line is connected, via a charge switching element, to a reference voltage. At least one further reference bit line is connected to the main reference bit line via an equalization switching element for charge equalization between the reference bit lines.

Una memoria de semiconductor, en detalle una memoria de semiconductor ferroelectric, tiene un amplificador del diferencial write/read que esté conectado, vía los transistores de la transferencia, con una línea par del pedacito. La línea par del pedacito incluye una línea del pedacito y una línea correspondiente del pedacito de la referencia. El amplificador del diferencial write/read está para los datos de lectura de y los datos de la escritura al condensador de la memoria (MC). Para mejorar la exactitud de la línea voltaje del pedacito de la referencia, una línea principal del pedacito de la referencia está conectada, vía un elemento de la conmutación de la carga, con un voltaje de la referencia. Por lo menos una línea más del pedacito de la referencia está conectada con la línea principal del pedacito de la referencia vía un elemento de la conmutación de la igualación para la igualación de la carga entre las líneas del pedacito de la referencia.