A method for checking a property of a system modeled with a hierarchical message sequence chart is provided. To check a property of the modeled system, a temporal logic causality specification is defined. The specification is translated to a specification automaton, and an implementation automaton is constructed from the hierarchical message sequence chart. The intersection of the automata are then checked for emptiness.

Eine Methode für die Überprüfung einer Eigenschaft eines Systems modellierte mit einem hierarchischen Anzeige Reihenfolge Diagramm wird zur Verfügung gestellt. Um eine Eigenschaft des Modellsystems zu überprüfen, wird eine zeitliche Logikkausalitätspezifikation definiert. Die Spezifikation wird zu einem Spezifikation Automaten übersetzt, und ein Implementierung Automat wird aus dem hierarchischen Anzeige Reihenfolge Diagramm hergestellt. Der Durchschnitt der Automaten werden dann auf Leere überprüft.