An integrated circuit apparatus includes main logic for performing digital logic operations. The main logic is further comprised of a plurality of logic modules, each having at least one logic block associated with the logic module. Many times several logic blocks are associated with the logic modules. The main logic further also includes a number of input pins for receiving data and a number of output pins for outputting data from the main logic. Also included on the integrated circuit apparatus is testing logic for performing dynamic tests of the main logic. The testing logic further includes a first type of built-in testing logic for testing a first number of the logic modules of the main logic and a second type of built-in test logic for testing a second number of logic blocks. The second number of logic blocks connected to the second type of built-in scan logic are generally untestable using the first type of built-in logic. The second type of testing logic includes a test data input for inputting test data to the second type of testing logic and to the input pins of the main logic, and a test data output for outputting test data from the second type of testing logic and from the main logic. The second type of built-in scan logic Includes an internal scan ring. The testing logic also includes a command register for receiving commands and outputting control signals to control the main logic and the testing logic.

Un aparato del circuito integrado incluye "main logic" para realizar operaciones digitales de la lógica. "main logic" se abarca más a fondo de una pluralidad de módulos de la lógica, cada uno que tiene por lo menos un bloque de la lógica asociado al módulo de la lógica. Muchas veces varios bloques de la lógica se asocian a los módulos de la lógica. "main logic" más futura también incluye un número de pernos de la entrada para recibir datos y un número de pernos de la salida para hacer salir datos de "main logic". También incluido en el aparato del circuito integrado está probando la lógica para realizar pruebas dinámicas de "main logic". La lógica de prueba incluye más lejos un primer tipo de lógica de la prueba incorporada para probar un primer número de los módulos de la lógica de "main logic" y un segundo tipo de lógica de la prueba incorporada para probar un segundo número de los bloques de la lógica. El segundo número de los bloques de la lógica conectó con el segundo tipo de lógica incorporada de la exploración es generalmente untestable con el primer tipo de lógica incorporada. El segundo tipo de lógica de prueba incluye una entrada de datos de prueba para los datos de prueba de entrada al segundo tipo de lógica de prueba y a los pernos de la entrada de "main logic", y una salida de datos de prueba para los datos de prueba que hace salir del segundo tipo de lógica de prueba y de "main logic". El segundo tipo de lógica incorporada de la exploración incluye un anillo interno de la exploración. La lógica de prueba también incluye un registro del comando para recibir comandos y hacer salir señales de control de controlar "main logic" y la lógica de prueba.

 
Web www.patentalert.com

< (none)

< Method and apparatus for generating expect data from a captured bit pattern, and memory device using same

> Signal processing apparatus having non-volatile memory and programming method of the non-volatile memory

> (none)

~ 00027