A high-speed built-in self-test (BIST) circuit for dynamic random access memory (DRAM) is disclosed. The circuit automatically generates a sequence of pre-defined test patterns for on-chip DRAM testing. The circuit includes two finite state machines, instead of the conventional single finite state machine. Therefore, a pipeline technique can then be applied to divide the pattern generation process into stages, leading to a higher-speed design. In addition to pipelining, protocol-based relaxation is also presented. This technique, imposing a certain protocol on the two communicating finite state machines, further relaxes the timing criticality of the design.

Un circuito de autoprueba incorporado de alta velocidad (BIST) para la memoria de acceso al azar dinámica (COPITA) se divulga. El circuito genera automáticamente una secuencia de los patrones de prueba predefinidos para la prueba de la COPITA de la en-viruta. El circuito incluye dos autómatas finito, en vez del solo autómata finito convencional. Por lo tanto, una técnica de la tubería se puede entonces aplicar para dividir el proceso de generación del patrón en las etapas, conduciendo a un diseño de la alto-velocidad. Además de la can¢ería, la relajación protocolo-basada también se presenta. Esta técnica, imponiendo cierto protocolo ante los dos autómatas finito que se comunican, más futuros relaja la criticalidad de la sincronización del diseño.