A multiprocessor having improved bus efficiency is shown to include a
number of processing units and a memory coupled to a system bus. Also
coupled to the system bus are at least one I/O bridge systems. A method
for improving partial cache line writes from I/O devices to the central
processing units incorporates cache coherency protocol and an enhanced
invalidation scheme to ensure atomicity, which minimizes the bus
utilization. In addition, a method for allowing peer-to-peer communication
between I/O devices coupled to the system bus via different I/O bridges
includes a command and address space configuration that allows for
communication without the involvement of any central processing device.
Interrupt performance is improved through the storage of an interrupt data
structure in main memory. The I/O bridges maintain the data structure, and
when the CPU is available the interrupts can be accessed by a fast memory
read; thereby reducing the requirement of I/O reads for interrupt
handling.
Ένας πολυεπεξεργαστής που έχει βελτιώσει την αποδοτικότητα λεωφορείων αποδεικνύεται για να περιλάβει διάφορες μονάδες επεξεργασίας και μια μνήμη που συνδέεται με ένα λεωφορείο συστημάτων. Επίσης συνδεμένο με το σύστημα το λεωφορείο είναι τουλάχιστον συστήματα μιας I/O γέφυρας. Μια μέθοδος για τη μερική γραμμή κρύπτης γράφει από τις I/O συσκευές στις μονάδες κεντρικής επεξεργασίας ενσωματώνει το πρωτόκολλο συνοχής κρύπτης και ένα ενισχυμένο σχέδιο ακύρωσης να εξασφαλιστεί ατομικότητα, η οποία ελαχιστοποιεί τη χρησιμοποίηση λεωφορείων. Επιπλέον, μια μέθοδος για την όμοιος-$$$-ΌΜΟΙΑ επικοινωνία μεταξύ των I/O συσκευών που συνδέονται με το λεωφορείο συστημάτων μέσω των διαφορετικών I/O γεφυρών περιλαμβάνει μια διαμόρφωση διαστήματος εντολής και διευθύνσεων που επιτρέπει την επικοινωνία χωρίς τη συμμετοχή οποιασδήποτε κεντρικής συσκευής επεξεργασίας. Διακόψτε την απόδοση βελτιώνεται μέσω της αποθήκευσης διακόπτει τη δομή δεδομένων στην κύρια μνήμη. Οι I/O γέφυρες διατηρούν τη δομή δεδομένων, και όταν η ΚΜΕ είναι διαθέσιμο διακόπτει μπορεί να προσεγγιστεί από μια γρήγορη μνήμη που διαβάζεται με αυτόν τον τρόπο η μείωση της απαίτησης του I/O διαβάζει για διακόπτει το χειρισμό.
