A volatile field programmable gate array (FPGA) having a configurable logical structure portion that is configurable with encrypted configuration data stored external to the FPGA in configuration data memory. On FPGA reconfiguration, for example on power-up, the encrypted configuration data is supplied to an input of the FPGA. In the FPGA, the configuration data is first decrypted by a decryption algorithm embedded in logic, the algorithm using as an operand a decryption key stored in the FPGA in a non-volatile memory, for example EEPROM. The decrypted configuration data is then distributed to the volatile functional portion of the FPGA in a conventional manner. The functional portion may be SRAM. With this design, unauthorized reading of the configuration data of the FPGA by observation of the stream of configuration data transmitted to the FPGA from the external memory, for example during power-up, will only result in encrypted configuration data being obtained. In this way, the design affords enhanced security against the loss of commercially valuable intellectual property and confidential information constituted by the unencrypted configuration data.

Ein löschbares fangen die programmierbare Gatteranordnung (FPGA) einen konfigurierbaren logischen Strukturteil habend auf, der mit verschlüsseltem Konfiguration Daten gespeichertem externem zum FPGA im Konfiguration Datengedächtnis konfigurierbar ist. Auf FPGA Neukonfiguration z.B. auf Power-up, werden die verschlüsselten Konfiguration Daten an einen Eingang des FPGA geliefert. Im FPGA werden die Konfiguration Daten zuerst durch einen Dekodierungalgorithmus entschlüsselt, der in der Logik, der Algorithmus mit als Rechengröße eingebettet wird, die, ein Dekodierungschlüssel im FPGA in einem Permanentspeicher speicherte, z.B. EEPROM. Die entschlüsselten Konfiguration Daten werden dann auf den löschbaren Funktionsteil des FPGA in einer herkömmlichen Weise verteilt. Der Funktionsteil kann SRAM sein. Mit diesem Design ergibt nicht autorisierter Messwert der Konfiguration Daten des FPGA durch Beobachtung des Stromes der Konfiguration Daten, die dem FPGA vom externen Gedächtnis, z.B. während des Power-up übermittelt werden, nur die verschlüsselten Konfiguration Daten, die erreicht werden. Auf diese Art leistet sich das Design erhöhte Sicherheit gegen den Verlust des kommerziell wertvollen geistigen Eigentums und vertraulichen der Informationen, die durch die unencrypted Konfiguration Daten festgesetzt werden.