A cache coherency directory for a shared memory multiprocessor computer system. A data structure is associated with each cacheable memory location, the data structure comprising locations for storing state values indicating an exclusive state, a shared state, an uncached state, a busy state, a busy uncached state, a locked state, and a pending state. The busy state and pending state cooperate to reserve a cache line for future use by a processor while the cache line is currently being used by one or more other processors.

Um diretório da coerência do esconderijo para um sistema computatorizado compartilhado do multiprocessor da memória. Uma estrutura de dados é associada com cada posição de memória cacheable, a estrutura de dados que compreende posições para armazenar o estado avalia indicar um estado exclusivo, um estado compartilhado, uncached o estado, um estado ocupado, um ocupado uncached o estado, um estado locked, e um estado pendente. O estado ocupado e durante o estado coopera para reservar uma linha do esconderijo para o uso futuro por um processador quando a linha do esconderijo for usada atualmente por uma ou por mais outros processadores.

 
Web www.patentalert.com

< Instruction execution mechanism

< Notebook computer

> Simulating shared code thread modules with shared code fibers

> Timing recovery circuit in QAM modems

~ 00029