A microprocessor detects a floating point exchange instruction followed by a floating point instruction and dispatches the two instructions to the floating point unit as one combined instruction. The predecode unit marks the two instructions as a single instruction. A start bit is asserted for the first byte of the floating point exchange instruction and an end bit is asserted for the last byte of the floating point instruction. The combined instruction is dispatched into the instruction execution pipeline. A decode unit decodes the opcodes of the two instructions and passes the opcode of the floating point instruction to the floating point unit and passes exchange register information to the floating point unit. The exchange register information includes a sufficient number of bits to specify a floating point register and a valid bit. The floating point instruction unit receives the exchange register information, exchanges the top-of-stack with the register specified by the exchange register information and then performs the floating point operation. In the above manner, two floating point operations may be executed in a single clock cycle.

Un microprocesador detecta una instrucción del intercambio de la coma flotante seguida por una instrucción de la coma flotante y envía las dos instrucciones a la unidad de la coma flotante como una instrucción combinada. La unidad del predecode marca las dos instrucciones como sola instrucción. Un pedacito de comienzo se afirma para el primer octeto de la instrucción del intercambio de la coma flotante y un pedacito del extremo se afirma para el octeto pasado de la instrucción de la coma flotante. La instrucción combinada se envía en la tubería de la ejecución de la instrucción. Una unidad del descifrar descifra los opcodes de las dos instrucciones y pasa el opcode de la instrucción de la coma flotante a la unidad de la coma flotante y a la información del registro del intercambio de los pasos a la unidad de la coma flotante. La información del registro del intercambio incluye un suficiente número de pedacitos para especificar un registro de la coma flotante y un pedacito válido. La unidad de la instrucción de la coma flotante recibe la información del registro del intercambio, intercambia el top-of-stack por el registro especificado por la información del registro del intercambio y después realiza la operación de la coma flotante. De la manera antedicha, dos operaciones de la coma flotante se pueden ejecutar en un solo ciclo de reloj.