Folded bit line pairs are provided corresponding to the respective MTJ (Magnetic Tunnel Junction) memory cell columns. Two bit lines forming each bit line pair are respectively coupled through a corresponding column selection gate to two data lines forming a data I/O line pair DI/OP. In the data write operation, an equalizing transistor provided corresponding to the respective bit line is turned ON to short-circuit the two bit lines. A data write current control circuit sets one of the two data lines to one of a high potential state and a low potential state as well as sets the other data line to the other potential state, whereby the direction of a data write current flowing though the bit line pair as reciprocating current can be easily controlled according to the write data level.

Paires de lignes plié peu sont correspondance fournie aux colonnes respectives de cellules de mémoire de MTJ (jonction magnétique de tunnel). Deux lignes de bit formant chaque paire de lignes peu sont respectivement couplées par une porte correspondante de choix de colonne à deux lignes de données formant la paire de lignes DI/OP données I/O. Dans les données écrivez l'opération, un transistor s'égalisant correspondance fournie à la ligne respective de peu est allumé pour court-circuiter les deux lignes de bit. Des données écrivent les ensembles un de circuit de commande de courant des deux lignes de données à une d'un état potentiel élevé et d'un bas état potentiel aussi bien que des ensembles l'autre ligne de données à l'autre état potentiel, par lequel la direction des données écrivent le courant coulant cependant paire de lignes peu comme l'échange du courant peut être facilement commandé selon le niveau hiérarchique de données d'inscription.