A slave interface circuit for providing communication between a PCI
(Peripheral Component Interconnect) bus domain and an ASB (Advanced System
Bus) bus domain. The novel circuit is an integrated interface for
communicating using the AMBA (Advanced Microcontroller Bus Architecture)
ASB protocol and translating ASB commands into PCI like commands.
Embodiments include interfaces that are particularly suited for FPGA
(field programmable gate array) and ASIC (application specific integrated
circuit) implementations. A high-speed embodiment is also discussed
allowing prefetch functionality. Input latches catch ASB commands on the
falling edge of the ASB clock and then circuits reformat the data using
size information and address bits from the ASB bus. This allows byte,
halfword and word accesses. Byte readback data are provided on all four
byte lanes and halfword readback data are provided on both halfword lanes.
The reformatted data is latched into a set of request registers on the
next rising edge of the ASB clock. During an ASB read request, the read
data is latched on the rising edge of the ASB clock such that the ASB
master agent can latch its requested data on the next falling edge of the
ASB clock. The other handshake signals are latched on the falling edge of
the ASB clock. An ASB master agent can sense the handshake on the rising
edge of the ASB clock. Pipeline architecture allows the bus protocols to
operate at optimum speed and supports the natural flow of data between the
ASB and PCI domains without the need for wait cycles. Pipelined ASB burst
cycles are supported.
Un circuito de interfaz auxiliar para proporcionar la comunicación entre un dominio y un ASB (autobús avanzado del autobús del PCI (interconexión componente periférica) del sistema) transporta dominio. El circuito de la novela es un interfaz integrado para comunicarse usando el protocolo de AMBA (arquitectura avanzada) del autobús del microcontrolador ASB y traduciendo comandos de ASB al PCI como comandos. Las encarnaciones incluyen los interfaces que se satisfacen particularmente para las puestas en práctica de FPGA (arsenal de puerta programable del campo) y de ASIC (circuito integrado específico del uso). Una encarnación de alta velocidad también se discute permitiendo funcionalidad del prefetch. Los cierres de la entrada cogen comandos de ASB en el borde que cae del reloj de ASB y entonces los circuitos cambian formato los datos usando pedacitos de la información y de la dirección del tamaño del autobús de ASB. Esto permite accesos del octeto, del halfword y de la palabra. Los datos del repaso del octeto se proporcionan en los cuatro carriles del octeto y los datos del repaso del halfword se proporcionan en ambos carriles del halfword. Los datos cambiados formato están trabados en un sistema de registros de la petición en el borde de levantamiento siguiente del reloj de ASB. Durante un ASB leído la petición, los datos leídos está trabada en el borde de levantamiento del reloj de ASB tales que el agente principal de ASB puede trabar sus datos solicitados sobre el borde que cae siguiente del reloj de ASB. Las otras señales del apretón de manos están trabadas en el borde que cae del reloj de ASB. Un agente principal de ASB puede detectar el apretón de manos en el borde de levantamiento del reloj de ASB. La arquitectura de la tubería permite que los protocolos del autobús funcionen a la velocidad óptima y apoya el flujo natural de datos entre los dominios de ASB y del PCI sin la necesidad de ciclos de la espera. Se apoyan los ciclos canalizados de la explosión de ASB.
