A method and system for translating abstract structural or behavioral circuit descriptions to physically implementable files, preferably suitable for use in a Field Programmable Gate Array (FPGA) or other programmable device. A selection of layouts are generated for a cell definition (a function), allowing optimization and acceleration of circuit placement and routing without compromising design hierarchy or altering design function. Layout transformation functions may be manually initiated or automtically selected and applied during implementation of a placement algorithm.

Метод и система для переводя абстрактных структурно или поведенческих описаний цепи к физическ implementable архивам, предпочтительн целесообразные для пользы в проходном массиве поля programmable (FPGA) или другом programmable приспособлении. Выбор планов произведен для определения клетки (функции), позволяющ оптимизирование и ускорение размещения цепи и направляющ без компрометируя иерархии конструкции или изменяющ функцию конструкции. Функции преобразования плана могут ручно быть начаты или automtically выбраны и приложены во время вставкы алгоритма размещения.