A logic circuit including a logic circuit portion comprised of a dual-rail
type logic tree, a synchronization type sensing latch means comprised of a
sense amplifier for differentially amplifying results of evaluation of the
logic circuit portion in synchronization with a clock, a logic tree
disconnection controlling circuit, and a group of switches for
disconnection of the logic tree, and a set and reset latch means for
holding a logic for one cycle of the synchronization signal, wherein, in
an idle stage, the sense amplifier is deactivated, the dual-rail type
logic tree unit and sensing latch are connected, and the output terminals
of the dual-rail type logic tree are short-circuited, wherein, in the
drive stage, the sense amplifier is activated and the output terminals of
the dual-rail logic tree are opened, and wherein, in the final
determination stage, the sense amplifier is activated and the logic tree
and sensing latch unit are disconnected so as to eliminate the glitches to
reduce the power consumption and increase the speed.
Un circuito de lógica incluyendo una porción del circuito de lógica abarcada de un tipo árbol del dual-carril de la lógica, un tipo de la sincronización que detecta los medios del cierre abarcados de un amplificador del sentido para diferenciado amplificar resultados de la evaluación de la porción del circuito de lógica en la sincronización con un reloj, un circuito que controla de la desconexión del árbol de la lógica, y un grupo de los interruptores para la desconexión del árbol de la lógica, y un sistema y medios reajustados del cierre para llevar a cabo una lógica para un ciclo de la señal de sincronización, en donde, en una etapa ociosa, se desactiva el amplificador del sentido, del tipo unidad del dual-carril del árbol de la lógica y detectar el cierre está conectado, y los terminales de salida del tipo árbol del dual-carril de la lógica cortocircuitos, en donde, en la etapa de la impulsión, se activa el amplificador del sentido y los terminales de salida del árbol de la lógica del dual-carril se abren, y en donde, en la etapa final de la determinación, se activa el amplificador del sentido y el árbol de la lógica y la detección de la unidad del cierre se desconectan para eliminar las interferencias para reducir el consumo de energía y para aumentar la velocidad.
