In some embodiments, the invention includes an apparatus including a host bridge coupled to a processor bus. The apparatus also includes an I/O bridge coupled to the host bridge, the I/O bridge including ports to receive an interrupt request signal in the form of address signals and data signals. Decode logic receives at least some of the address signals and data signals and to provide a decoded signal responsive thereto. A redirection table includes a send pending bit that is set responsive to the decoded signal.

Dans quelques incorporations, l'invention inclut un appareil comprenant un pont en centre serveur couplé à un autobus de processeur. L'appareil inclut également un pont d'I/O couplé au pont en centre serveur, le pont d'I/O comprenant des ports pour recevoir un signal de demande d'interruption sous forme de signaux d'adresse et de signaux de données. Décodez la logique reçoit au moins certains des signaux d'adresse et de signaux de données et pour fournir un signal décodé sensible là-dessus. Une table de redirection inclut un peu en attendant d'envoi qui est placé sensible au signal décodé.