Data transfers involving accesses of multiple banks of a DRAM having a shared sense amplifier architecture can be performed while also avoiding bank conflicts and associated data bus latency. Groups of DRAM banks which can be sequentially accessed during a given data transfer without conflicting with one another are identified and utilized for data transfers. Each data transfer sequentially accesses the banks of one of the groups. The sequence in which the banks of a given group will be accessed during a data transfer can advantageously be reordered in order to prevent conflicts with banks that have been or will be accessed during prior or subsequent data transfers. In this manner, consecutive data transfers, each involving accesses to multiple banks of a DRAM having a shared sense amplifier architecture, can be performed without any data bus latency between or within the transfers.

Οι μεταφορές στοιχείων που περιλαμβάνουν τις προσβάσεις των πολλαπλάσιων τραπεζών ενός DRAM που έχει μια κοινή αρχιτεκτονική ενισχυτών αίσθησης μπορούν να εκτελεσθούν επίσης αποφεύγοντας τις συγκρούσεις τραπεζών και τη σχετική λανθάνουσα κατάσταση λεωφορείων στοιχείων. Οι ομάδες τραπεζών DRAM που μπορούν να προσεγγιστούν διαδοχικά κατά τη διάρκεια μιας δεδομένης μεταφοράς στοιχείων χωρίς σύγκρουση με το ένα άλλη προσδιορίζονται και χρησιμοποιούνται για τις μεταφορές στοιχείων. Κάθε μεταφορά στοιχείων έχει πρόσβαση διαδοχικά στις τράπεζες μια από τις ομάδες. Η ακολουθία στην οποία οι τράπεζες μιας δεδομένης ομάδας θα προσεγγιστούν κατά τη διάρκεια μιας μεταφοράς στοιχείων μπορεί ευνοϊκά να ξαναπαραγγαλθεί προκειμένου να αποτραπούν οι συγκρούσεις με τις τράπεζες που ήταν ή θα προσεγγιστούν κατά τη διάρκεια των προγενέστερων ή επόμενων μεταφορών στοιχείων. Με αυτόν τον τρόπο, οι διαδοχικές μεταφορές στοιχείων, κάθε μια που περιλαμβάνει τις προσβάσεις στις πολλαπλάσιες τράπεζες ενός DRAM που έχει μια κοινή αρχιτεκτονική ενισχυτών αίσθησης, μπορούν να εκτελεσθούν χωρίς οποιαδήποτε λανθάνουσα κατάσταση λεωφορείων στοιχείων μεταξύ ή μέσα των μεταφορών.

 
Web www.patentalert.com

< (none)

< Synchronous semiconductor memory device with multi-bank configuration

> Output data path scheme in a memory device

> (none)

~ 00033