Functional circuits and cores of circuits are tested on integrated circuits using scan paths. Using parallel scan distributor and collector circuits for these scan paths improves test access of circuits and cores embedded within ICs and reduces the IC's power consumption during scan testing. A controller for the distributor and collector circuits includes a test control register, a test control state machine and a multiplexer. These test circuits can be connected in a hierarchy or in parallel. A conventional test access port or TAP can be modified to work with the disclosed test circuits.

Des circuits et les noyaux fonctionnels des circuits sont examinés sur des circuits intégrés à l'aide des chemins de balayage. L'utilisation des circuits parallèles de distributeur et de collecteur de balayage pour ces chemins de balayage améliore l'accès d'essai des circuits et des noyaux inclus dans ICs et réduit la puissance de l'énergie de l'iC's pendant l'essai de balayage. Un contrôleur pour les circuits de distributeur et de collecteur inclut un compteur d'instruction d'essai, une machine d'état de commande d'essai et un multiplexeur. Ces circuits d'essai peuvent être reliés dans une hiérarchie ou en parallèle. Un port ou un ROBINET conventionnel d'accès d'essai peut être modifié pour travailler avec les circuits révélés d'essai.