A method comprising determining a state machine design point from a plurality of state machine design point options, where one of the plurality of state machine design point options corresponds to a safe design point. Then, forming a safe state machine model, if the safe design point is the determined state machine design point; where the safe state machine model has valid state logic separated from invalid state logic. Another method comprising detecting an invalid state of a state machine with invalid state logic. Then, setting a state machine register to a valid state with the invalid state logic. Then, continuing valid state operation of the state machine with valid state logic, where the valid state logic is separated from the invalid state logic.

Une méthode comportant déterminant un point de conception de machine d'état d'une pluralité d'options de point de conception de machine d'état, où une de la pluralité d'options de point de conception de machine d'état correspond à un point sûr de conception. Puis, en formant un état sûr usinez le modèle, si le point sûr de conception est le point déterminé de conception de machine d'état ; là où le modèle sûr de machine d'état a la logique valide d'état séparée d'inadmissible énoncez la logique. Une autre méthode comportant détectant un état inadmissible d'une machine d'état avec la logique inadmissible d'état. Puis, en plaçant une machine d'état enregistrez à un état valide avec la logique inadmissible d'état. Puis, fonctionnement valide continu d'état de la machine d'état avec la logique valide d'état, où la logique valide d'état est séparée de la logique inadmissible d'état.

 
Web www.patentalert.com

< (none)

< Method and apparatus for digital data compression

> Adaptive frequency domain equalizer circuits, systems, and methods for discrete multitone based digital subscriber line modem

> (none)

~ 00035