An on-chip vertically stacked decoupling capacitor includes a hardmask film formed between the capacitor dielectric and the lower electrode. The manufacturing process used to form the capacitor takes advantage of the hardmask film and enables the capacitor to be formed over a low-k dielectric material. Attack of the underlying low-k dielectric material is suppressed during the etching and stripping processes used to form the capacitor, due to the presence of the hardmask. The low-k dielectric film provides for a reduced parasitic capacitance between adjacent conductive wires formed in the low-k dielectric material and therefore provides for increased levels of integration.

Ein Aufspan, der vertikal gestapelt wird, Kondensator entkoppelnd mit ein, schließt einen hardmask Film, der zwischen dem Kondensatornichtleiter und der untereren Elektrode gebildet wird. Das Herstellungsverfahren verwendete, Kondensatorausnutzen des hardmask Filmes zu bilden und ermöglicht dem Kondensator, über einem niedrigen-k dielektrischen Material gebildet zu werden. Angriff des zugrundeliegenden niedrigen-k dielektrischen Materials wird während der Radierung und der abstreifenden Prozesse unterdrückt, die verwendet werden, um den Kondensator, wegen des Vorhandenseins des hardmask zu bilden. Der niedrige-k dielektrische Film stellt für eine verringerte parasitsche Kapazitanz zwischen den angrenzenden leitenden Leitungen zur Verfügung, die im niedrigen-k dielektrischen Material gebildet werden und stellt folglich für erhöhte Niveaus der Integration zur Verfügung.

 
Web www.patentalert.com

< (none)

< Solder material and method of manufacturing solder material

> Polyoxyethylene derivatives having optionally protected amino group at one end and process for producing the same

> (none)

~ 00035