A method and structure facilitates the debugging and test coverage capabilities of an integrated circuit chip device under test (DUT), such as a microprocessor or a microprocessor system, while minimizing the number of observation pads of the DUT if so desired to observe-internal signals of the DUT. Internal signals of the DUT are easily observed and monitored by entry into a time-sampling mode in which N states of the DUT internal signals are successively sampled and held during N separate runs of a repeatable test to generate N partial traces that are temporarily stored. The N partial traces are driven out to one or more observation pads of the DUT and a complete trace of the signals is subsequently obtained by merging the N partial traces into a composite trace.

Un metodo e una struttura facilita mettere a punto e le possibilità di riempimento della prova di un circuito integrato scheggiano il dispositivo sotto la prova (DUT), quali un microprocessore o un sistema del microprocessore, mentre minimizzano il numero di rilievi di osservazione del DUT qualora lo si desideri ai segnali osserv-interni del DUT. I segnali interni del DUT sono osservati facilmente e controllato dall'entrata in un modo di tempo-campione in cui la N dichiara dei segnali interni di DUT successivamente sono provati e tenuti durante i funzionamenti separati di N di una prova ripetibile per generare le tracce parziali di N che temporaneamente sono immagazzinate. Le tracce parziali di N sono guidate fuori ad uno o più rilievi di osservazione del DUT e una traccia completa dei segnali successivamente è ottenuta fondendo le tracce parziali di N in una traccia composita.