The present invention provides a method and apparatus for selecting trace lengths for a bus of a mounting surface, such as, for example, a printed circuit board (PCB), and for selecting the relative locations of two or three ICs on the mounting surface, which will be referred to hereinafter as a PCB. The method of the present invention utilizes information relating to the trace lengths of the buses of the ICs at issue and certain timing parameters of the ICs to determine optimal trace lengths for the PCB bus and the appropriate relative locations for the ICs on the PCB. An offset is then inserted into the global clock of the PCB bus to optimize the setup margins of the ICs. Optimization of the setup margins maximizes the speed of the PCB bus. The apparatus of the present invention is a computer that performs the method of the present invention. The computer receives the information relating to the trace lengths and the timing parameters of the ICs and processes the information to determine the optimal trace lengths of the PCB bus and the appropriate relative locations at which the ICs are to be placed on the PCB. The computer then determines the offset that is to be inserted into the global clock of the PCB bus to optimize the setup margins of the ICs while avoiding violating the hold times. Once the setup margins have been optimized, the clock speed can be increased to consume the setup margins, thereby increasing the overall speed of the bus.

De onderhavige uitvinding verstrekt een methode en een apparaat om spoorlengten te selecteren voor een bus van een opzettende oppervlakte, zoals bijvoorbeeld, een gedrukte kringsraad (PCB), en voor het selecteren van de relatieve plaatsen van twee of drie ICs op de opzettende oppervlakte, die naar hierna als PCB zal worden verwezen. De methode van de onderhavige uitvinding gebruikt informatie met betrekking tot de spoorlengten van de bussen van ICs ter discussie en bepaalde timingsparameters van ICs om optimale spoorlengten voor de bus van PCB en de aangewezen relatieve plaatsen voor ICs op PCB te bepalen. Een compensatie wordt dan opgenomen in de globale klok van de bus van PCB om de opstellingsmarges van ICs te optimaliseren. De optimalisering van de opstellingsmarges maximaliseert de snelheid van de bus van PCB. Het apparaat van de onderhavige uitvinding is een computer die de methode van de onderhavige uitvinding uitvoert. De computer ontvangt de informatie met betrekking tot de spoorlengten en de timingsparameters van ICs en verwerkt de informatie om de optimale spoorlengten van de bus van PCB en de aangewezen relatieve plaatsen te bepalen waarbij ICs op PCB moeten worden geplaatst. De computer bepaalt dan de compensatie die in de globale klok van de bus van PCB moet worden opgenomen om de opstellingsmarges van ICs te optimaliseren terwijl het vermijden overtredend de greeptijden. Zodra de opstellingsmarges zijn geoptimaliseerd, kan de kloksnelheid worden verhoogd om de opstellingsmarges te verbruiken, daardoor verhogend de algemene snelheid van de bus.