A method of stably and uniformly erasing a non-volatile memory or memory array in a gate insulator in which carrier-trapping sites for carrier storage are furnished is described. A first method of the invention is the application of a discharge pulse(s) to a gate after erasure where the discharge pulse(s) discharges unstable holes injected into the gate insulator. A second method of the invention is injection of electrons into the trap sites of all the cells in a memory array to be erased before erasure. This makes V.sub.th distribution across the memory array uniform after erasure. A third method of the invention is a reduced bias approach to erase stably the electrons stored in the trap sites. This includes not only literally "erase," but also "annihilate or neutralize" trapped electron charge by hole charge.

Un metodo di stabile ed uniformemente cancellando una memoria non volatile o l'allineamento di memoria in un isolante del cancello in cui l'elemento-intrappolamento situa per immagazzinaggio di elemento portante è fornito è descritto. Un primo metodo dell'invenzione è l'applicazione di un pulse(s) di scarico ad un cancello dopo la cancellatura dove il pulse(s) di scarico scarica i fori instabili iniettati nell'isolante del cancello. Un secondo metodo dell'invenzione è iniezione degli elettroni nei luoghi della presa di tutte le cellule in un allineamento di memoria da cancellare prima della cancellatura. Ciò fa la distribuzione di V.sub.th attraverso l'uniforme di allineamento di memoria dopo la cancellatura. Un terzo metodo dell'invenzione è un metodo diagonale ridotto per cancellare stabile gli elettroni immagazzinati nei luoghi della presa. Ciò include non soltanto letteralmente "cancella," ma inoltre "annihilate o neutralizzi" la carica bloccata dell'elettrone dalla carica del foro.