Data latch circuits are provided corresponding to select memory cells from or into which read or program is executed. The data latch circuits are grouped by two into sets. When 2-bit data is read from or programmed into the select memory cells, one data latch circuit is selected by a select signal, and, when 1-bit data is read or programmed, the two data latch circuits in one set are selected by a select signal. Between one or two selected data latch circuits and a data input/output buffer, data is exchanged. By so doing, changeover between 2-level data and multi-level (4-level or more-level) data concerning program or read of data into or out the memory cells becomes possible.

Los circuitos del cierre de datos son el corresponder proporcionado a las células de memoria selectas de o en cuáles leyeron o se ejecuta el programa. Los circuitos del cierre de datos son agrupados por dos en sistemas. Cuando los datos 2-bit se leen en o se programan en las células de memoria selectas, un circuito del cierre de datos es seleccionado por una señal selecta, y, cuando se leen o se programan los datos 1-bit, los dos circuitos del cierre de datos en un sistema son seleccionados por una señal selecta. Entre un o dos circuitos seleccionados del cierre de datos y un almacenador intermediario de la entrada-salida de los datos, se intercambian los datos. Tan haciendo, el cambio entre los datos 2-level y (4-level o ma's-nivel) los datos de niveles múltiples referentes a programa o leídos de datos en o fuera de las células de memoria llega a ser posible.