A buffer manager provides address information for reading and writing data to an SDRAM. The address information is translated from a flat memory address space into an SDRAM address space. The buffer manager operates based upon a first clock and the SDRAM operates based upon a second clock. Accordingly, a synchronization circuit synchronizes the data. The translation of address information occurs simultaneously with the synchronization of data.

Un responsabile dell'amplificatore fornisce le informazioni di indirizzo per i dati di scrittura e della lettura ad uno SDRAM. Le informazioni di indirizzo sono tradotte da uno spazio per l'indirizzo piano di memoria in spazio per l'indirizzo di SDRAM. Il responsabile dell'amplificatore funziona basato su un primo orologio e lo SDRAM funziona basato su un secondo orologio. Di conseguenza, un circuito di sincronizzazione sincronizza i dati. La traduzione delle informazioni di indirizzo si presenta simultaneamente con la sincronizzazione dei dati.