A microprocessor configured to rapidly execute floating point store status word (FSTSW) type instructions that are immediately preceded by floating point compare (FCOM) type instructions is disclosed. FCOM-type instructions are modified to store their results to an architectural floating point status word and a temporary destination register. If an FSTSW-type instruction is detected immediately following an FCOM-type instruction, then the FSTSW-type instruction is transformed into a special fast floating point store status word (FSTSWEF) instruction. Unlike the FSTSW-type instruction, which is serializing and negatively impacts performance, the FSTSWEF instruction is not serializing and allows execution to continue without undue serialization. A computer system and method for rapidly executing FSTSW instructions immediately preceded by FCOM-type instructions are also disclosed.

Un microprocessore configurato per eseguire velocemente il tipo istruzioni di parola di condizione del deposito della virgola mobile (FSTSW) che immediatamente è preceduto da virgola mobile confronta il tipo (FCOM) istruzioni è rilevato. Le istruzioni di FCOM-type sono modificate per immagazzinare i loro risultati ad una parola architettonica di condizione della virgola mobile e ad un registro di destinazione provvisorio. Se un FSTSW-tipo istruzione è rilevato subito dopo di un'istruzione di FCOM-type, quindi il FSTSW-tipo istruzione è trasformato in un'istruzione veloce speciale di parola di condizione del deposito della virgola mobile (FSTSWEF). Diverso del FSTSW-tipo istruzione, che sta pubblicando e negativamente ha effetto sulle prestazioni a puntate, l'istruzione di FSTSWEF non sta pubblicando e che non permette che l'esecuzione a puntate continui senza pubblicazione periodica eccessiva. Un sistema di elaborazione e un metodo per velocemente l'esecuzione delle istruzioni di FSTSW immediatamente precedute tramite le istruzioni del FCOM-type inoltre sono rilevati.