A method for controlling the execution of a sole target processor or a
target processor embedded in a chain of target processor units by a
host-processor. The target processor unit includes a shared control
register, a shared memory accessible by both the target and host processor
and a code memory alterable by the host processor and containing the
target processor program. The shared control register includes a single
step flag to indicate that the host processor is setting the single step
mode of operation for the target processor. The shared control register
further includes a clock inhibit flag to permit the target processor to
stop execution. Clearing the clock inhibit flag releases the target
processor to execute the program in the code memory during which the
target processor tests the single step flag to determine whether it should
stop execution after one instruction has been executed. If the flag is set
the target processor reports its instruction pointer to the host processor
via the shared memory and stops.
Un método para controlar la ejecución de un procesador único de la blanco o de un procesador de la blanco encajado en una cadena de las unidades del procesador de la blanco por un anfitrio'n-procesador. La unidad del procesador de la blanco incluye un registro de control compartido, una memoria compartida accesible por la blanco y el procesador del anfitrión y una memoria del código alterable el procesador del anfitrión y conteniendo el programa del procesador de la blanco. El registro de control compartido incluye una bandera del solo paso para indicar que el procesador del anfitrión está fijando el modo de operación del solo paso para el procesador de la blanco. El registro de control compartido incluye más lejos un reloj inhibe la bandera para permitir que el procesador de la blanco pare la ejecución. Despejando el reloj inhiba los lanzamientos de la bandera el procesador de la blanco para ejecutar el programa en la memoria del código durante la cual el procesador de la blanco prueba la bandera del solo paso para determinarse si debe parar la ejecución después de que se haya ejecutado una instrucción. Si se fija la bandera el procesador de la blanco divulga su indicador de instrucción al procesador del anfitrión vía la memoria compartida y para.
