A single chip integrated circuit device includes a breakpoint range unit having first and second breakpoint registers for holding respectively lower and upper breakpoint addresses between which normal operation of the CPU is to be interrupted for diagnostic purposes. The breakpoint range unit further has comparison logic operative to compare the contents of the address register with each of a lower and upper breakpoint address, and to issue a breakpoint signal when the address held in an address register is equal to the lower breakpoint address or between the lower and upper breakup addresses. On chip control logic is connected to receive the breakpoint signal and arranged to interrupt normal operation of the CPU when the breakpoint signal is received. The comparison logic includes inverse state logic configured to set an inverse state indicator to cause generation of the breakpoint signal outside the address range defined by the upper and lower breakpoint address.

Одиночное приспособление интегрированной цепи обломока вклюает блок ряда breakpoint имея сперва и второй breakpoint регистрирует для держать соответственно более низкие и верхние адресы breakpoint между нормальная деятельность C P U должна быть прерванным для диагностических целей. Блок ряда breakpoint более дальнейший имеет механика логики сравнения для того чтобы сравнить содержание адреснаяа книга с каждым из более низкого и верхнего адреса breakpoint, и выдать сигнал breakpoint когда адрес, котор держат в адреснаяа книга равн к более низкому адресу breakpoint или между более низкими и верхними адресами breakup. На обломоке логика управления соединена для того чтобы получить сигнал breakpoint и аранжировано, что прерывает нормальную деятельность C P U когда сигнал breakpoint получен. Логика сравнения вклюает обратную логику положения установленную для того чтобы установить обратный индикатор положения для того чтобы причинить поколение сигнала breakpoint вне ряда адреса определенного верхним и более низким адресом breakpoint.